

ELECTRONICS GUIDE | جزوهٔ آموزشی مهندسی الکترونیک

راهنمای جامع
بنچمارک CoreMark
در میکروکنترلرهای CH32

از معرفی استاندارد EEMBC و محتوای آزمون (ماتریس، لیست، ماشین حالت)، تا اثر سطوح بهینه‌سازی کامپایلر، نسخهٔ GCC و پیکربندی حافظه بر نتیجهٔ CoreMark

در این جزوه، ترجمهٔ فارسی سند رسمی AN03002 (نسخهٔ ۱٫۰، منتشرهٔ شرکت WCH) را می‌خوانید: CoreMark استاندارد سنجش کارایی پردازنده‌های نهفته است که EEMBC در سال ۲۰۰۹ برای جایگزینی Dhrystone معرفی کرد. سه الگوریتم هستهٔ آزمون، ساختار فایل‌ها، نحوهٔ گزارش Iterations/Sec و CoreMark/MHz، اثر گزینه‌های بهینه‌سازی (از O1- تا Ofast- و پرچم‌های اختصاصی WCH)، تفاوت نسخه‌های GCC و اثر پیکربندی حافظه (RAM در برابر Flash و دورهای انتظار) با نتایج واقعی CH32H417، CH32V307 و CH32V205 بررسی می‌شود.

استاندارد CoreMark | CH32V307 / CH32H417 | CH32V205 | سطوح بهینه‌سازی GCC

پرچم‌های اختصاصی WCH | Iterations/Sec/MHz | ITCM و دورهای انتظار | واژه‌نامهٔ فنی

ترجمهٔ فارسی AN03002 V1.0 · نسخهٔ ۱٫۰ — آبان ۱۴۰۵

فهرست مطالب — برای پرش به بخش موردنظر، روی ردیف آن کلیک کنید؛ شمارهٔ صفحه‌ها بر اساس صفحات فیزیکی PDF است.

فهرست مطالب

۱ توضیحات و دامنهٔ کاربرد ۳

۲ بخش ۱ | معرفی CoreMark ۳

1.1 معرفی کوتاه CoreMark ۳

1.2 محتوای آزمون CoreMark ۴

1.3 نتیجهٔ آزمون CoreMark ۴

۳ بخش ۲ | عوامل مؤثر بر نتیجهٔ CoreMark ۵

2.1 کامپایلر و سطح بهینه‌سازی ۵

2.2 پیکربندی سیستم حافظه ۸

۴ تاریخچهٔ نسخه‌ها و بیانیه ۹

۵ واژگان کلیدی (واژه‌نامهٔ فنی) ۹

فهرست شکل‌ها، جدول‌ها و کدها

شکل ۱-۱ نتیجهٔ CoreMark V5_CoreMark برای CH32H417 ..... ۵

شکل ۱-۲ نتیجهٔ CoreMark با گزینه‌های بهینه‌سازی متفاوت در CH32V307 ..... ۶

شکل ۲-۲ CoreMark با نسخه‌های متفاوت کامپایلر در CH32V307 ..... ۸

شکل ۲-۳ CoreMark با پیکربندی متفاوت حافظه در CH32V205 ..... ۸

جدول ۱-۱ فایل‌های CoreMark ۴

جدول ۲-۱ تنظیمات کامپایلر GCC ۷

چکیده — CoreMark استاندارد سنجش کارایی پردازنده‌های نهفته است که EEMBC در سال ۲۰۰۹ معرفی کرد تا جایگزین Dhrystone منسوخ شود و امروز بنچمارک شناخته‌شدهٔ سنجش کارایی MCU در صنعت است. CoreMark با اجرای سه الگوریتم هسته‌ای کارایی پردازنده را می‌سنجد: عملیات ماتریسی (جمع، تفریق، ضرب و ضرب برداری)، عملیات لیست پیوندی (مرتب‌سازی و CRC) و گذار ماشین حالت (کنترل حلقه و انشعاب). حجم کد آزمون حدود 2KB و حجم داده 16KB است و نتیجه به‌صورت Iterations/Sec (تعداد تکرار بر ثانیه) گزارش می‌شود؛ زمان آزمون برای اطمینان باید دست‌کم ۱۰ ثانیه باشد.

مقدمه

توضیحات و دامنهٔ کاربرد

CoreMark استاندارد سنجش کارایی پردازنده‌های نهفته است که EEMBC در سال ۲۰۰۹ معرفی کرد تا جایگزین Dhrystone منسوخ شود و امروز بنچمارک شناخته‌شدهٔ سنجش کارایی MCU در صنعت است.

CoreMark با اجرای سه الگوریتم هسته‌ای کارایی پردازنده را می‌سنجد: عملیات ماتریسی (جمع، تفریق، ضرب، تقسیم و ضرب برداری)، عملیات لیست پیوندی (مرتب‌سازی و CRC) و گذار ماشین حالت (کنترل حلقه و انشعاب). حجم کد آزمون حدود 2KB و حجم داده 16KB است و نتیجه نهایی به‌صورت Iterations/Sec (تعداد تکرار بر ثانیه) گزارش می‌شود؛ برای اطمینان، زمان آزمون نباید از ۱۰ ثانیه کمتر باشد.

امتیاز CoreMark به عوامل متعددی وابسته است. سطح بهینه‌سازی کامپایلر از مهم‌ترین عوامل است و از -O1 تا -Ofast تفاوت کارایی آشکار است. گزینه‌های بهینه‌سازی مشخصی مانند بازکردن حلقه‌ها (-funroll-all-loops)، درج درون‌خطی توابع (-finline-limit) و زمان‌بندی دستورها (-fselective-scheduling) امتیاز را باز هم بالا می‌برند. علاوه بر این، نسخه‌های مختلف GCC حدود 1.5% تفاوت کارایی ایجاد می‌کنند.

پیکربندی حافظه نیز به همان اندازه مهم است. RAM دسترسی بدون انتظار می‌دهد ولی خواندن فلش کندتر است و در فرکانس بالا به دورهای انتظار نیاز دارد که کارایی را می‌کاهد. قرار دادن کد هسته در RAM برای اجرا، امتیاز را به‌طور چشمگیری بالا می‌برد.

جدول ۱ دامنهٔ کاربرد سند

دامنهٔ کاربرد	سری
میکروکنترلرهای همگانی‌منظوره	CH32V307 / CH32H417 / CH32V205

بخش ۱

معرفی CoreMark

◆ ۱.۱ معرفی کوتاه CoreMark

CoreMark استاندارد سنجش کارایی MCUهای نهفته است. CoreMark توسط EEMBC (Embedded Microprocessor Benchmark Consortium) در سال ۲۰۰۹ ارائه و توسعه یافت تا جایگزین استاندارد منسوخ‌شدهٔ Dhrystone شود؛ امروز این استاندارد به آزمون استاندارد صنعت برای سنجش و مقایسهٔ انواع پردازنده‌ها بدل شده است. CoreMark با اجرای یک

مجموعه الگوریتم (کد 2K و داده 16K) کارایی هستهٔ MCU را می‌سنجد. با مقایسهٔ تعداد اجرای همان مجموعه الگوریتم در واحد زمان روی MCUهای مختلف، کارایی سنجیده می‌شود؛ امتیاز بالاترِ CoreMark یعنی کارایی بهتر MCU.

۱.۲ محتوای آزمون CoreMark

بار کاری CoreMark عمدتاً سه الگوریتم پرکاربرد را در بر می‌گیرد:

- عملیات ماتریسی: پیاده‌سازی بخش ماتریسیِ CoreMark در فایل core_matrix.c است؛ هنگامی که در تابع main لازم شود آزمون ماتریسی اجرا شود، تابع core_init_matrix() برای مقداردهی اولیه فراخوانی می‌شود و سپس matrix_test() آزمون را انجام می‌دهد. آزمون دقیقاً این است: افزودن ثابت به همهٔ عناصر ماتریس، ضرب ماتریس در ثابت، ضرب ماتریس در بردار، ضرب ماتریس در ماتریس، دوباره افزودن ثابت به همهٔ عناصر و در پایان بازگرداندن عناصر ماتریس به حالت اول.
- عملیات لیست پیوندی: پیاده‌سازی بخش لیست در فایل core_list_join.c است؛ هنگام نیاز به آزمون لیست، تابع core_list_init() فراخوانی می‌شود که کارهای مقداردهی اولیهٔ مربوط به لیست را انجام می‌دهد و سپس تابع core_bench_list() مرتب‌سازی لیست، محاسبهٔ CRC و بازیابی آیتم‌های دادهٔ لیست را کامل می‌کند.
- عملیات ماشین حالت: پیاده‌سازی بخش ماشین حالت در فایل core_state.c است؛ هنگام نیاز به آزمون ماشین حالت، تابع core_bench_state() فراخوانی می‌شود و آزمون را انجام می‌دهد. پیاده‌سازی ماشین حالت با core_state_transition() است و کاملاً مشابه الگوی رایج نهفته است: کنترل حلقه با for/while و کنترل گذار حالت با switch case.

جدول ۱-۱ فایل‌های CoreMark

فایل	کارکرد
core_main.c	برنامهٔ اصلی
core_state.c	توابع مرتبط با ماشین حالت
core_list_join.c	توابع مرتبط با لیست پیوندی
core_matrix.c	توابع مرتبط با ماتریس
core_util.c	توابع مرتبط با CRC
coremark.h	تعریف پیکربندی، کلیدها و ساختارهای دادهٔ مرتبط

۱.۳ نتیجهٔ آزمون CoreMark

خروجی CoreMark به‌صورت Iteration/Sec است؛ یعنی در هر ثانیه چند دور آزمون CoreMark اجرا شده (زمان آزمون دست‌کم 10s). این عدد به فرکانس کاری MCU وابسته است؛ پس هنگام داوری کارایی یک MCU، نتیجه را به هر مگاهرتز نسبت می‌دهیم — چیزی که بیشتر می‌بینیم همان Iteration/Sec/MHz است، یعنی نتیجهٔ نهایی CoreMark/MHz.

- مقایسهٔ کارایی مطلق: از Iterations/Sec
- مقایسهٔ کارایی MCUهای مختلف: از CoreMark/MHz

برای مثال، هستهٔ Qingke V5 در CH32H417 با فرکانس کاری 400MHz امتیاز 2720.853897 در اجرای CoreMark از ITCM می‌گیرد؛ نتیجهٔ هر مگاهرتز: 6.802134 coremark/Mhz = (400/1) / 2720.853897.

```
MCU:CH417
V5SystemClk:400000000Hz
2K performance run parameters for coremark.
CoreMark Size    : 666
Total ticks      : 850476204
Total time (secs): 12.863608
Iterations/Sec   : 2720.853897
Iterations       : 35000
Compiler version : GCC15.2.0
Compiler flags   : -Ofast
Memory location  : Static
seedcrc          : 0xe9f5
[0]crclist       : 0xe714
[0]crcmatrix     : 0x1fd7
[0]crcstate      : 0x8e3a
[0]crcfinal      : 0x4983
Correct operation validated. See README.md for run and
reporting rules.
CoreMark 1.0 : 2720.853897 / GCC15.2.0 -Ofast / Static
If working at 1MHz,CoreMark 1.0 : 6.802134/MHz
```

شکل ۱-۱ نتیجهٔ V5_CoreMark برای CH32H417

بخش ۲

عوامل مؤثر بر نتیجهٔ CoreMark

۲.۱ کامپایلر و سطح بهینه‌سازی

CoreMark با کامپایلر پیوندی تنگاتنگ دارد. کامپایلر مسئول ترجمهٔ کد C به دستورهای ماشینی است و دستورهای تولیدشده در سطوح مختلف بهینه‌سازی و با کامپایلرهای مختلف، از نظر کارایی و ترتیب تفاوت بزرگی دارند.

۲.۱.۱ اثر مستقیم گزینه‌های بهینه‌سازی

علاوه بر خود کامپایلر، «پارامترهای» ارسالی به کامپایلر (گزینه‌های بهینه‌سازی) اهمیت حیاتی دارند. کامپایلرهای امروزی (مثل GCC) سطح‌های بهینه‌سازی متفاوتی مانند O1-، O2-، O3- و Ofast- ارائه می‌کنند. هرچه سطح بهینه‌سازی بالاتر باشد، کامپایلر تهاجمی‌تر منطق اصلی را با دستورهای سریع‌تر جایگزین می‌کند.

بهبود کارایی: معمولاً فعال‌کردن سطح بهینه‌سازی بالاتر، امتیاز CoreMark را به‌طور چشمگیر بالا می‌برد. برای مثال CH32V307 با O1- امتیاز 319.084549 و با Ofast- امتیاز 469.522753 می‌گیرد.

```
MCU:CH32V307
SystemClk:144000000Hz
2K performance run parameters for coremark.
CoreMark Size    : 666
Total ticks      : 2256455234
Total time (secs): 15.669828
Iterations/Sec   : 319.084549
Iterations       : 5000
Compiler version : GCC15.2.0
Compiler flags   : -O1
Memory location  : Static
seedcrc          : 0xe9f5
[0]crclist       : 0xe714
[0]crcmatrix     : 0x1fd7
[0]crcstate      : 0x8e3a
[0]crcfinal      : 0xbd59
Correct operation validated. See README.md for run and
reporting rules.
CoreMark 1.0 : 319.084549 / GCC15.2.0 -O1 / Static
If working at 1MHz,CoreMark 1.0 : 2.215865/MHz
```

```
MCU:CH32V307
SystemClk:144000000Hz
2K performance run parameters for coremark.
CoreMark Size    : 666
Total ticks      : 1533472011
Total time (secs): 10.649111
Iterations/Sec   : 469.522753
Iterations       : 5000
Compiler version : GCC15.2.0
Compiler flags   : -Ofast
Memory location  : Static
seedcrc          : 0xe9f5
[0]crclist       : 0xe714
[0]crcmatrix     : 0x1fd7
[0]crcstate      : 0x8e3a
[0]crcfinal      : 0xbd59
Correct operation validated. See README.md for run and
reporting rules.
CoreMark 1.0 : 469.522753 / GCC15.2.0 -Ofast / Static
If working at 1MHz,CoreMark 1.0 : 3.260575/MHz
```

شکل ۲-۱ نتیجهٔ CoreMark با گزینه‌های بهینه‌سازی متفاوت در CH32V307

شرکت WCH (沁恒) با تنظیم گزینه‌های خط فرمان کامپایلر GCC به‌شکل -funroll-all-loops -finline-limit=600 -ftree-dominator-opts -fno-if-conversion2 -fselective-scheduling -fno-code-hoisting بهینه‌سازی کد C را کنترل می‌کند.

جدول ۲-۱ تنظیمات کامپایلر GCC

گزینهٔ کامپایل	کارکرد
-funroll-all-loops	بازکردن حلقه‌ها: بدنهٔ حلقه چند بار کاپی می‌شود تا سربار کنترل حلقه (سنجش شرط ادامه و پرش) کاهش یا حذف شود.
-finline-limit=600	درج درون‌خطی توابع: وقتی اندازهٔ کد تابع کمتر از ۶۰۰ واحد باشد، کامپایلر محل فراخوانی را مستقیماً با خود تابع جایگزین می‌کند تا سربار فراخوانی و بازگشت حذف شود.
-ftree-dominator-opts	بهینه‌سازی درخت ممسیک: تکنیک تحلیل کدِ پیشرفته برای حذف محاسبات افزونه؛ مثل خارج‌کشیدن عبارت‌های بی‌تغییر در حلقه به بیرون حلقه.
-fno-if-conversion2	خاموش‌کردن تبدیل دوم شرط: اجازه نمی‌دهد کامپایلر برخی انشعاب‌های شرطی (مثل if) را به دستورهای حسابی یا دستورهای اجرای شرطی تبدیل کند.
-fselective-scheduling	زمان‌بندی گزینشی دستورها: کامپایلر بدون تغییر منطق برنامه، ترتیب دستورها را بازچینی می‌کند تا واحدهای اجرای متعدد CPU بهتر استفاده شوند و «توقف‌های خط لوله» کمتر شود.
-fno-code-hoisting	خاموش‌کردن جابه‌جایی کد: اجازه نمی‌دهد کامپایلر محاسبات ثابتِ درون حلقه را به بیرون حلقه منتقل کند؛ اثری شبیه -ftree-dominator-opts ولی تهاجمی‌تر.

CoreMark کدی محاسبه‌محور با حلقه‌های زیاد و فراخوانی‌های مکرر توابع است:

- -funroll-all-loops حلقه‌ها را باز می‌کند، پرش‌های انشعابی را کم می‌کند و خط لولهٔ CPU پُرتر اجرا می‌شود.
- -finline-limit=600 توابع کوچک را درون‌خطی می‌کند و سربار فراخوانی تابع حذف می‌شود.
- -fselective-scheduling دستورها را بازچینی می‌کند و تأخیر دسترسی حافظه پنهان می‌شود.

◆ ۲.۱.۲ تفاوت نسخه‌های کامپایلر

حتی در میان کامپایلرهای GCC، کارایی نسخه‌های مختلف فرق می‌کند. با انتشار نسخه‌های جدید، کامپایلر پشتیبانی بهتر از معماری‌های نو و تکنیک‌های بهینه‌سازی تازه می‌گیرد. برای مثال در آزمون CH32V307، نسخهٔ GCC 15 نسبت به GCC 12 امتیاز CoreMark را 1.5% بالا برده است.

```
MCU:CH32V307
SystemClk:144000000Hz
2K performance run parameters for coremark.
CoreMark Size    : 666
Total ticks      : 1533472009
Total time (secs): 10.649111
Iterations/Sec   : 469.522753
Iterations       : 5000
Compiler version : GCC15.2.0
Compiler flags   : -Ofast
Memory location  : Static
seedcrc          : 0xe9f5
[0]crclist       : 0xe714
[0]crcmatrix     : 0x1fd7
[0]crcstate      : 0x8e3a
[0]crcfinal      : 0xbd59
Correct operation validated. See README.md for run and reporting rules.
CoreMark 1.0 : 469.522753 / GCC15.2.0 -Ofast / Static
If working at 1MHz,CoreMark 1.0 : 3.260575/MHz
```

```
MCU:CH32V307
SystemClk:144000000Hz
2K performance run parameters for coremark.
CoreMark Size    : 666
Total ticks      : 1556918804
Total time (secs): 10.811936
Iterations/Sec   : 462.451862
Iterations       : 5000
Compiler version : GCC12.2.0
Compiler flags   : -Ofast
Memory location  : Static
seedcrc          : 0xe9f5
[0]crclist       : 0xe714
[0]crcmatrix     : 0x1fd7
[0]crcstate      : 0x8e3a
[0]crcfinal      : 0xbd59
Correct operation validated. See README.md for run and reporting rules.
CoreMark 1.0 : 462.451862 / GCC12.2.0 -Ofast / Static
If working at 1MHz,CoreMark 1.0 : 3.211471/MHz
```

شکل ۲-۲ CoreMark با نسخه‌های متفاوت کامپایلر در CH32V307

◆ ۲.۲ پیکربندی سیستم حافظه

بارگذاری کد در RAM (ITCM) امتیاز CoreMark را به‌طور چشمگیر بالا می‌برد، چون تأخیر دسترسی به فلش حذف می‌شود.

- RAM: سرعت دسترسی بسیار بالا و معمولاً هم‌تراز CPU است؛ دسترسی بدون دور انتظار ممکن است.
- Flash: ویژگی فیزیکی آن مقرر می‌کند خواندنش بسیار کندتر از RAM باشد. وقتی فرکانس CPU از حد خواندن فلش بگذرد، باید دور انتظار درج شود؛ برای مثال وقتی HCLK از 160MHz بالاتر رود، دسترسی CPU به فلش به ۴ دور انتظار نیاز دارد.

CH32V205 در 160MHz امتیاز CoreMark آن 2.248/Mhz و در 40MHz امتیاز 3.561/Mhz است.

```
MCU:CH32V205
SystemClk111:40000000Hz
 FLASH->ACTLR:00000010
2K performance run parameters for coremark.
CoreMark Size    : 666
Total ticks      : 842354388
Total time (secs): 21.058859
Iterations/Sec   : 142.457855
Iterations       : 3000
Compiler version : GCC15.2.0
Compiler flags   : -Ofast
Memory location  : Static
seedcrc          : 0xe9f5
[0]crclist       : 0xe714
[0]crcmatrix     : 0x1fd7
[0]crcstate      : 0x8e3a
[0]crcfinal      : 0xcc42
Correct operation validated. See README.md for run and
reporting rules.
CoreMark 1.0 : 142.457855 / GCC15.2.0 -Ofast / Static
If working at 1MHz,CoreMark 1.0 : 3.561446/MHz
```

```
MCU:CH32V205
SystemClk111:160000000Hz
 FLASH->ACTLR:00000033
2K performance run parameters for coremark.
CoreMark Size    : 666
Total ticks      : 1778670849
Total time (secs): 11.116692
Iterations/Sec   : 359.819243
Iterations       : 4000
Compiler version : GCC15.2.0
Compiler flags   : -Ofast
Memory location  : Static
seedcrc          : 0xe9f5
[0]crclist       : 0xe714
[0]crcmatrix     : 0x1fd7
[0]crcstate      : 0x8e3a
[0]crcfinal      : 0x65c5
Correct operation validated. See README.md for run and
reporting rules.
CoreMark 1.0 : 359.819243 / GCC15.2.0 -Ofast / Static
If working at 1MHz,CoreMark 1.0 : 2.248870/MHz
```

شکل ۲-۳ CoreMark با پیکربندی متفاوت حافظه در CH32V205

پیوست

تاریخچهٔ نسخه‌ها و بیانیه

جدول تاریخچه تاریخچهٔ نسخه‌های سند اصلی AN03002

تاریخ	نسخه	شرح تغییرات
2026/07/08	V1.0	انتشار نسخهٔ اول

بیانیه

این راهنما صرفاً جهت مرجع ارائه شده است و نویسندهٔ سند اصلی می‌تواند بدون اطلاع قبلی و در هر زمان، تغییراتی در محتوای آن اعمال کند. ترجمهٔ فارسی این سند توسط تیم معمار الکترونیک صنعت تهیه شده است؛ برای اطمینان از به‌روزترین نسخه به https://wch.cn مراجعه کنید.

پیوست

واژگان کلیدی (واژه‌نامهٔ فنی)

اصطلاحات فنی سخت‌افزار مطابق سند اصلی به‌صورت انگلیسی حفظ شده‌اند. جدول زیر معادل‌ها و شرح کوتاه هر واژه را برای مرجع سریع جمع می‌کند.

جدول واژگان واژگان کلیدی به‌کاررفته در این جزوه

واژه	یعنی چه؟
CoreMark	بنچمارک استاندارد EEMBC (۲۰۰۹) برای سنجش کارایی پردازنده‌های نهفته؛ خروجی آن Iterations/Sec است
Iterations/Sec	تعداد اجرای کامل آزمون در هر ثانیه؛ برای مقایسهٔ کارایی مطلق MCU
CoreMark/MHz	نتیجه تقسیم‌بر فرکانس کاری؛ ملاک مقایسهٔ کارایی MCUهای مختلف مستقل از فرکانس
EEMBC	اتحادیهٔ بنچمارک پردازنده‌های نهفته؛ ناشر استاندارد CoreMark
-O1 … -Ofast	سطح بهینه‌سازی کامپایلر؛ هرچه بالاتر، کامپایلر تهاجمی‌تر منطق را با دستورهای سریع‌تر جایگزین می‌کند
-funroll-all-loops	بازکردن همهٔ حلقه‌ها؛ کاپی کردن بدنهٔ حلقه برای حذف سربار کنترل حلقه و پرکردن بهتر خط لوله
-finline-limit=600	درج درون‌خطی توابع تا آستانهٔ ۶۰۰ واحد؛ حذف سربار فراخوانی و بازگشت توابع کوچک
-fselective-scheduling	زمان‌بندی گزینشی دستورها؛ چیدمان دوبارهٔ دستورها برای پنهان‌کردن تأخیر دسترسی حافظه
-ftree-dominator-opts	بهینه‌سازی درخت ممسیک؛ حذف محاسبات افزونه مانند خارج‌کشیدن عبارت ثابت از حلقه
-fno-if-conversion2 / -fno-code-hoisting	خاموش‌کردن تبدیل دوم شرط به دستور / جابه‌جایی کد از حلقه به بیرون

واژه	یعنی چه؟
Zero wait state	دسترسی بدون دور انتظار؛ معمولاً برای RAM با سرعت هم‌تراز CPU
Wait cycles	دورهای انتظار؛ وقتی فرکانس CPU از حد خواندن فلش بگذرد (مثلاً HCLK>160MHz با ۴ دور انتظار) کارایی می‌افتد
ITCM	حافظهٔ نزدیک‌جوش دستورالعمل؛ اجرا با دسترسی بی‌انتظار و بیشترین امتیاز CoreMark



معمار الکترونیک صنعت

MEMAR ELECTRONIC SANAT (MES)

در مورد مطالب این جزوه و ترجمه، بدیهی است که از نقطه‌نظرات و پیشنهادهای شما عزیزان در این راستا خوشحال می‌شویم. همچنین اشکالات، کم‌وکاستی‌ها و پرسش‌های خود را در این مورد با ما در میان بگذارید تا در نسخه‌های بعدی لحاظ شوند.

با تشکر، حسن معماری

ترجمهٔ فارسی سند AN03002 V1.0 · نسخهٔ ۱٫۰ — تاریخ ساخت: ۱۴۰۵/۰۸/۱۹

راه‌های ارتباط با ما

گیت‌هاب	https://github.com/MEMAR-ELECTRONIC-SANAT
کانال تلگرام	https://t.me/Memar_Electronic
پیج اینستاگرام	https://www.instagram.com/Memar.Electronic
ایمیل	Memari.h@gmail.com